# 日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日

Date of Application:

2002年 9月19日

出 願 番 号

Application Number:

特願2002-272589

[ ST.10/C ]:

[JP2002-272589]

出 願 人 Applicant(s):

7.

株式会社東芝

2003年 4月11日

特許庁長官 Commissioner, Japan Patent Office



【書類名】 特許願

【整理番号】 DTK01-022

【提出日】 平成14年 9月19日

【あて先】 特許庁長官殿

【国際特許分類】 H01L 21/70

【発明の名称】 半導体装置、半導体パッケージ用部材、半導体装置の製

造方法

【請求項の数】 13

【発明者】

【住所又は居所】 神奈川県川崎市幸区小向東芝町1番地 株式会社東芝

マイクロエレクトロニクスセンター内

【氏名】 遠藤 光芳

【発明者】

【住所又は居所】 神奈川県横浜市磯子区新杉田町8番地 株式会社東芝

横浜事業所内

【氏名】 松尾 美恵

【発明者】

【住所又は居所】 神奈川県川崎市幸区小向東芝町1番地 株式会社東芝

マイクロエレクトロニクスセンター内

【氏名】 田窪 知章

【特許出願人】

【識別番号】 000003078

【氏名又は名称】 株式会社東芝

【代理人】

【識別番号】 100077849

【弁理士】

【氏名又は名称】 須山 佐一

【手数料の表示】

【予納台帳番号】 014395

# 特2002-272589

【納付金額】 21,000円

【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1

【物件名】 要約書 1

【プルーフの要否】 要

# 【書類名】 明細書

7

【発明の名称】 半導体装置、半導体パッケージ用部材、半導体装置の製造方法 【特許請求の範囲】

【請求項1】 配線基板と、

前記配線基板上に設けられ、前記配線基板上の配線と電気的に導通するパッド を有する半導体チップと、

前記配線基板上であって前記半導体チップの辺に対向する位置に設けられ、受動素子を集積し、かつ前記受動素子の両端それぞれが外部接続用パッドに接続する構造を有し、かつ前記外部接続用パッドの少なくとも一方は前記半導体チップの前記パッドに電気的に導通する前記配線基板上の前記配線に電気的に導通している第2の半導体チップと

を具備することを特徴とする半導体装置。

【請求項2】 前記第2の半導体チップが集積する前記受動素子は、コンデンサ、抵抗器、およびインダクタからなる群より選択された1種または2種以上の素子であることを特徴とする請求項1記載の半導体装置。

【請求項3】 前記半導体チップは、前記パッドが前記配線基板上の前記配線と電気的に導通するため、前記配線基板にフリップチップ接続されていることを特徴とする請求項1記載の半導体装置。

【請求項4】 前記半導体チップは、前記パッドが前記配線基板上の前記配線と電気的に導通するため、前記配線基板の前記配線とのボンディングワイヤでの接続を有することを特徴とする請求項1記載の半導体装置。

【請求項5】 前記第2の半導体チップは、前記外部接続用パッドが前記配線基板上の前記配線に電気的に導通するため、前記配線基板にフリップチップ接続されていることを特徴とする請求項1記載の半導体装置。

【請求項6】 前記第2の半導体チップは、前記外部接続用パッドが前記配線基板上の前記配線に電気的に導通するため、前記配線基板の前記配線とのボンディングワイヤでの接続を有することを特徴とする請求項1記載の半導体装置。

【請求項7】 前記半導体チップおよび前記第2の半導体チップは、その厚さがそれぞれ60μm以下であることを特徴とする請求項1記載の半導体装置。

【請求項8】 前記第2の半導体チップは、前記配線基板にフリップチップ接続されるため用いられる前記外部接続用パッドのほかに、前記配線基板へのフリップチップ接続に寄与しない外部接続用パッドを有することを特徴とする請求項5記載の半導体装置。

【請求項9】 配線基板と、前記配線基板上に設けられ、前記配線基板上の配線と電気的に導通するパッドを有する半導体チップと、前記配線基板上であって前記半導体チップの辺に対向する位置に設けられ、受動素子を集積し、かつ前記受動素子の両端それぞれが外部接続用パッドに接続する構造を有し、かつ前記外部接続用パッドの少なくとも一方は前記半導体チップの前記パッドに電気的に導通する前記配線基板上の前記配線に電気的に導通している第2の半導体チップとをそれぞれ備え、積層方向に配置された複数の半導体装置部分ユニットと、

前記複数の半導体装置部分ユニットの前記配線基板を貫通しかつ前記配線基板 同士を電気的に接続する縦方向配線部と

を具備することを特徴とする半導体装置。

【請求項10】 前記複数の半導体装置部分ユニットそれぞれの前記第2の 半導体チップが集積する前記受動素子は、コンデンサ、抵抗器、およびインダク タからなる群より選択された1種または2種以上の素子であることを特徴とする 請求項9記載の半導体装置。

【請求項11】 半導体チップを実装可能な配線基板と、

前記配線基板上であって前記実装されるべき半導体チップの辺に対向する位置 に設けられ、受動素子を集積し、かつ前記受動素子の両端それぞれが外部接続用 パッドに接続する構造を有し、かつ前記外部接続用パッドが前記配線基板上の配 線に電気的に導通している補助半導体チップと

を具備することを特徴とする半導体パッケージ用部材。

【請求項12】 前記補助半導体チップが集積する前記受動素子は、コンデンサ、抵抗器、およびインダクタからなる群より選択された1種または2種以上の素子であることを特徴とする請求項11記載の半導体パッケージ用部材。

【請求項13】 パッドと配線基板上の配線との電気的導通がされるように 前記パッドを有する半導体チップを前記配線基板上に実装する工程と、 前記配線基板上であって前記半導体チップの辺に対向する位置に、受動素子を 集積しかつ前記受動素子の両端それぞれが外部接続用パッドに接続する構造を有 する第2の半導体チップを、前記外部接続用パッドの少なくとも一方が前記半導 体チップの前記パッドに電気的に導通する前記配線基板上の前記配線に電気的に 導通するように、実装する工程と

を具備することを特徴とする半導体装置の製造方法。

# 【発明の詳細な説明】

[0001]

# 【発明の属する技術分野】

本発明は、半導体チップとこの半導体チップから電気的導線を引出すための部材とを有する半導体装置、このような半導体装置に用いられる半導体パッケージ用部材、およびこのような半導体装置の製造方法に係り、特に、高周波(高速)回路用として好適な半導体装置、半導体パッケージ用部材、および半導体装置の製造方法に関する。

[0002]

# 【従来の技術】

電子機器や通信機器などでは、近年、数GHz帯以上というようなさらなる高 周波・高速の動作が求められている。電子機器、通信機器で用いられる半導体装 置(半導体デバイス)についてこのような周波数帯での動作性能を保証するには 、半導体チップ自体の高周波・高速動作性を確保することがもちろん必要である が、半導体チップに接続されて用いられる受動部品やこれらの接続手法の改善も 必要である。

[0003]

まず、受動部品としてバイパスコンデンサを実装・接続した半導体装置を例に 挙げて説明する。図21は、このような従来の半導体装置の構成例を示す図であ る。図21において(a)は横方向から見た図であり、(b)は上方向から見た 図である。図21に示すように、この半導体装置は、配線基板301上に半導体 チップ302がフリップチップ実装されたものである。このフリップチップ実装 のため、半導体チップ302のパッド(図示省略)上には例えば金の突起電極3 03があらかじめ形設される。突起電極303は例えばボンディング技術により 配線基板301上に設けられた実装用のランドに接合される。

[0004]

なお、符号304は、接合部などを大気から遮断し保護する封止樹脂であり、符号306は、この半導体装置を他の配線基板などに実装するための半田ボールである。半田ボール306は、配線基板301上に配された配線(図示省略)およびこれを貫通する配線(図示省略)により半導体チップ302の突起電極303に電気的に導通している。

[0005]

また、受動部品としてインダクタ(表面実装用インダクタ)を接続・実装した 従来の配線基板の構成例を図22に示す。図22に示すように、この例では、配 線基板311上に、表面実装用の半導体装置312(パッケージ品)と、表面実 装用のインダクタ314とが互いに近接して実装されている。これらの実装は、 例えば半田をリフローしてなされる。そして半導体装置312とインダクタ31 4とは、配線基板311上の配線313により電気的に接続されている。

[0006]

# 【発明が解決しようとする課題】

図21に示す半導体装置において、半導体チップ302が特に論理集積回路やメモリである場合、入出力や内部でのスイッチングにより電源供給ライン(図示省略)に過渡的な電流が流れる。特に、多数本の入出力が同時にスイッチングする場合や動作速度が高速(高周波)であるときには、過渡的な電流のエネルギは相当に大きくなる。過渡的な電流を生じると、通常、電源供給ラインやグラウンド(図示省略)のパターンが有するインピーダンスにより半導体チップ302の近辺で供給電圧の変動が発生し、さらに、これにより半導体チップ302自体が誤動作するなど悪影響をもたらす。

[0007]

そこで、このような悪影響除去のため、図21に示すように、バイパスコンデンサ305が半導体チップ302の近傍の電源供給ライン、グラウンド間に設けられ、過渡的な電流の供給源となって上流側の電源供給ライン、グラウンドでの

電流変動を抑制している。

# [0008]

バイパスコンデンサ305は、電圧変動の上記抑圧理由から明らかなように半導体チップ302の電源端子(パッド)、グラウンド端子(パッド)の近くに設けられるほど好ましい(さらに言うと、高周波・高速用の回路では配線パターンなどが単なる導線ではなくインピーダンスをもつので、なおこのようにするのが好ましい。)が、実際には、実装スペースの関係でそのような理想に近くなることはほとんどない。例えば、図21に示す場合では、バイパスコンデンサ305として表面実装タイプのものを用い、これを半導体装置の側の配線基板301上に設けてはいるが、その角(四隅)に配置している。

# [0009]

このような配置になるのは、一つの理由として、半導体チップ302の入出力部 (パッド)の配置ピッチが例えば80μm程度とされ得、これに対応して配線基板301上の配線パターンも形成されるところ、バイパスコンデンサ305の両端子間隔はせいぜい1mmオーダーであり、このためのバイパスコンデンサ305用の配線パターンを形成するにはそれ相当の実装スペースを要するからである。

# [0010]

そこで、バイパスコンデンサ305のこのような制限された実装位置で、上記のような悪影響を発生させないためには、電源供給ラインおよびグラウンドのインピーダンスをできる限り小さくするしか実際上方策がない。電源供給ラインおよびグラウンドのインピーダンスを小さくするには、例えば、半導体チップ302の電源端子(パッド)、グラウンド端子(パッド)をそれぞれ多数個設け、この多数個に対応する配線パターンを配線基板301に形成することを採用し得る

# [0011]

この場合の不都合として、端子を多数個設けることによる半導体チップ302 の大型化や、同じ面積により多くの端子を設けることによる、より一層のパッド の狭ピッチ化と配線基板301との接続の狭ピッチ化などの必要性の発生がある 。したがって、さらなる高周波・高速用として図21に示すような半導体装置を 用いるには限界がある。

# [0012]

また、図22に示したような基板実装は、例えば、高周波のVCO(voltage controlled oscillator)用回路として用いられるものであるが、次のようなことが言える。なお、ここで半導体装置312は例えばNMOSタイプの集積チップであり、内部で一対のMOSトランジスタを互いにフィードバック結合して非安定マルチバイブレータを構成し、このMOSトランジスタへのソース・ドレイン間電流が、インダクタ314を介して外部より供給されているものとする。

#### [0013]

このように構成されるVCOをGHzオーダーの高周波帯で用いようとすると、配線パターン313やインダクタ314における寄生素子の関与が顕著になり、発振出力の品質(位相変調ノイズのレベル)に影響が生じる。これは例えば寄生素子により電磁的な結合や誘導が生じるからである。したがって、やはりさらなる高周波・高速用として図22に示すような実装基板を用いるのは限界がある

# [0014]

以上のように、半導体装置と受動部品とを組み合わせて実装し用いる場合には、現状では一層の高周波化を図ろうとするとき問題がある。本発明は、上記した事情を考慮してなされたもので、半導体チップとこの半導体チップから電気的導線を引出すための部材とを有する半導体装置、このような半導体装置に用いられる半導体パッケージ用部材、およびこのような半導体装置の製造方法において、一層の高周波・高速で用いることが可能な半導体装置、半導体パッケージ用部材、および半導体装置の製造方法を提供することを目的とする。

# [0015]

# 【課題を解決するための手段】

上記の課題を解決するため、本発明に係る半導体装置は、配線基板と、前記配線基板上に設けられ、前記配線基板上の配線と電気的に導通するパッドを有する 半導体チップと、前記配線基板上であって前記半導体チップの辺に対向する位置 に設けられ、受動素子を集積し、かつ前記受動素子の両端それぞれが外部接続用パッドに接続する構造を有し、かつ前記外部接続用パッドの少なくとも一方は前記半導体チップの前記パッドに電気的に導通する前記配線基板上の前記配線に電気的に導通している第2の半導体チップとを具備することを特徴とする。

[0016]

すなわち、第2の半導体チップには受動素子が集積され、この受動素子の両端 それぞれは、外部接続用パッドに接続されている。半導体チップと第2の半導体 チップとは、半導体チップであることにおいて共通であり、それらに設けられる パッド(外部接続用パッド)の配置ピッチは、少なくとも同程度のオーダーに揃 えることができる。

[0017]

よって、半導体チップの辺に対向する位置に第2の半導体チップを近接して設けることができる。この結果、第2の半導体チップに集積された受動素子が半導体チップの極めて近傍に位置するので、高周波化に対する阻害要因を除去することが可能である。なお、ここで、上記配線基板には、例えば、ガラスエポキシ樹脂のような樹脂基板やアルミナなどのセラミックス基板を用いることができる。

[0018]

また、本発明に係る別の半導体装置は、配線基板と、前記配線基板上に設けられ、前記配線基板上の配線と電気的に導通するパッドを有する半導体チップと、前記配線基板上であって前記半導体チップの辺に対向する位置に設けられ、受動素子を集積し、かつ前記受動素子の両端それぞれが外部接続用パッドに接続する構造を有し、かつ前記外部接続用パッドの少なくとも一方は前記半導体チップの前記パッドに電気的に導通する前記配線基板上の前記配線に電気的に導通している第2の半導体チップとをそれぞれ備え、積層方向に配置された複数の半導体装置部分ユニットと、前記複数の半導体装置部分ユニットの前記配線基板を貫通しかつ前記配線基板同士を電気的に接続する縦方向配線部とを具備することを特徴とする。

[0019]

この半導体装置は、上記の半導体装置を複数積層方向に配置し、それらの半導

体装置間の配線を縦方向配線部により行なうものである。なお、このように積層しても以前に増して十分に高さの低い3次元の半導体装置を得ることができる。これは、旧来の表面実装型の受動部品が必要なくなり高さ方向にも縮小されるからである。

## [0020]

また、本発明に係る半導体パッケージ用部材は、半導体チップを実装可能な配線基板と、前記配線基板上であって前記実装されるべき半導体チップの辺に対向する位置に設けられ、受動素子を集積し、かつ前記受動素子の両端それぞれが外部接続用パッドに接続する構造を有し、かつ前記外部接続用パッドが前記配線基板上の配線に電気的に導通している補助半導体チップとを具備することを特徴とする。

## [0021]

この半導体パッケージ用部材は、半導体チップが実装されておらず、受動素子が集積された補助半導体チップだけがあらかじめ配線基板に実装されたものである。半導体チップを実装することにより、パッケージ化された半導体チップとして組立てることが可能である。この場合も、高周波化に対する阻害要因が除去されている。

#### [0022]

また、本発明に係る半導体装置の製造方法は、パッドと配線基板上の配線との電気的導通がされるように前記パッドを有する半導体チップを前記配線基板上に実装する工程と、前記配線基板上であって前記半導体チップの辺に対向する位置に、受動素子を集積しかつ前記受動素子の両端それぞれが外部接続用パッドに接続する構造を有する第2の半導体チップを、前記外部接続用パッドの少なくとも一方が前記半導体チップの前記パッドに電気的に導通する前記配線基板上の前記配線に電気的に導通するように、実装する工程とを具備することを特徴とする。

## [0023]

この製造方法は、上記の各半導体装置を製造し得る方法である。なお、半導体 チップを実装する工程と第2の半導体チップを実装する工程とは、いずれが先で あってもよい。

# [0024]

# 【発明の実施の形態】

本発明の実施態様として、前記第2の半導体チップが集積する前記受動素子は、コンデンサ、抵抗器、およびインダクタからなる群より選択された1種または2種以上の素子である。コンデンサであれば例えばバイパスコンデンサ、抵抗器であれば例えば反射防止素子、インダクタであれば例えばVCOの負荷素子として利用可能である。これらの受動素子は、半導体チップのパッド間に並列に、または半導体チップのパッドから直列に接続することができる。

# [0025]

なお、バイパスコンデンサは、例えば、タンタルオキサイドを誘電体として用いた縦に積層構造のものを用いることができる。このようなタイプのコンデンサでは、例えば1 mm<sup>2</sup> 当たり1 μ m程度の静電容量を確保することができ、良好な周波数特性を伴って、例えば高速・多ピンの論理素子やメモリとしての半導体チップのバイパスコンデンサとして機能させ得る。これらの態様は、半導体装置部分ユニットを積層した構造の半導体装置、補助半導体チップが実装された半導体パッケージ用部材でもそれぞれ同様である。

### [0026]

また、本発明の実施態様として、前記半導体チップは、前記パッドが前記配線 基板上の前記配線と電気的に導通するため、前記配線基板にフリップチップ接続 されている。

## [0027]

また、実施態様として、前記半導体チップは、前記パッドが前記配線基板上の 前記配線と電気的に導通するため、前記配線基板の前記配線とのボンディングワ イヤでの接続を有する。

## [0028]

半導体チップは、配線基板に対してフリップチップ接続でもボンディングワイヤを用いる接続であってもいずれでもよい。半導体チップと第2の半導体チップの配置位置の近接性に影響はない。

# [0029]

また、実施態様として、前記第2の半導体チップは、前記外部接続用パッドが 前記配線基板上の前記配線に電気的に導通するため、前記配線基板にフリップチ ップ接続されている。

# [0030]

また、実施態様として、前記第2の半導体チップは、前記外部接続用パッドが 前記配線基板上の前記配線に電気的に導通するため、前記配線基板の前記配線と のボンディングワイヤでの接続を有する。

# [0031]

第2の半導体チップも、配線基板に対してフリップチップ接続でもボンディングワイヤを用いる接続であってもいずれでもよい。半導体チップと第2の半導体チップの配置位置の近接性に影響はない。

# [0032]

また、実施態様として、前記半導体チップおよび前記第2の半導体チップは、その厚さがそれぞれ60μm以下である。半導体チップおよび第2の半導体チップは、通常、数百μm程度の厚さがあるが、機械的強度を保ってできるだけ薄くすると60μm以下にすることができる。このような薄さであると、半導体装置としての高さ方向の寸法が小さくなる。特に、3次元に積層するタイプの半導体装置に応用する場合に、全体として薄型の高機能な半導体装置を得ることができる。

#### [0033]

また、実施態様として、前記第2の半導体チップは、前記配線基板にフリップチップ接続されるため用いられる前記外部接続用パッドのほかに、前記配線基板へのフリップチップ接続に寄与しない外部接続用パッドを有する。このような第2の半導体チップは汎用品として製造することができる。すなわち、複数の例えばコンデンサを集積しておけば、そのうち必要なもの(コンデンサなどの端子として使用される端子(パッド))だけがフリップチップ接続に用いられる。

#### [0034]

以上を踏まえ、以下では本発明の実施形態を図面を参照しながら説明する。図 1ないし図6は、本発明の一実施形態に係る半導体装置を製造するプロセスを示 す図である。各 (a) は平面図、各 (b) および図 6 は正面図である。これらの図において同一相当の部位には同一番号を付している。

# [0035]

まず、図1に示すように、配線基板11上に必要な配線パターン12を形成する。配線パターン12は、半導体チップをフリップチップ実装するためのランド12aと、補助半導体チップ(以下では、コンデンサが集積されたチップであるとして説明する。)をフリップチップ実装するためのランド12bとを含むものとする。なお、配線パターン12は、この他に、配線基板11の貫通方向に電気的導通を行なう配線層間接続体(図示省略)にも接続されている。

#### [0036]

半導体チップをフリップチップ実装するためのランド12 a は、半導体チップに形設された突起電極の位置に対応して、この場合には多数が全体として四角形状に配置される。例えばその全体の数は、200個ないし1000個程度である。配置ピッチは例えば60 $\mu$ mないし100 $\mu$ mである。また、配線基板11の大きさは、例えば10mm角ないし25mm角である。配線パターン12の太さは、例えば30 $\mu$ mないし50 $\mu$ mである。配線基板11の材質には、すでに述べたようなものを用いることができる。

#### [0037]

コンデンサチップをフリップチップ実装するためのランド12bは、半導体チップをフリップチップ実装するためのランド12aのごく近く(これらのチップが実装されたときに互いに干渉しないようなごく近い位置に)に配置される。なお、この実施形態では、半導体チップの各辺の少なくとも両端側の2つの端子(パッド)が電源端子とグラウンド端子とである場合を示すが、これ以外の電源端子およびグラウンド端子の配置であってもよい。

### [0038]

次に、図2に示すように、半導体チップ13を配線基板11にフリップチップ 実装する。半導体チップ13の大きさは、例えば5mm角ないし20mm角であ る。半導体チップ13のフリップチップ実装のため、半導体チップ13上の端子 (パッド)には金の突起電極14があらかじめ形設されている。突起電極14の 形設は、例えば、ワイヤボンディングツールを用いてパッド上に金線をボンディング接続し、接続の根元近くで金線を切断することにより行なうことができる。

[0039]

突起電極14が形設された半導体チップ13は、配線基板11上のランド12 aに位置合わせの上、接合される。例えば、この接合には、半導体チップ13の 背面を加圧・加熱可能なフリップチップボンディングツールを用いて行なうこと ができる。加圧に際しては超音波を利用してもよい。

[0040]

次に、図3に示すように、接合部分を大気から遮断し保護するため、配線基板 11と半導体チップ13との間隙をアンダーフィル樹脂15により充填する。間 隙への充填には、液状のアンダーフィル樹脂15を用いて毛管現象を利用することができる。充填後、例えば加熱してアンダーフィル樹脂15を硬化させる。

[0041]

次に、図4に示すように、半導体チップ13の各辺に近接してコンデンサチップ16をフリップチップ実装する。コンデンサチップ16のフリップチップ実装のため、コンデンサチップ16上の端子(パッド)には金の突起電極17があらかじめ形設されている。突起電極17の形設は、半導体チップ13への突起電極14の形設と同様に行なうことができる。

[0042]

コンデンサチップ16上への突起電極17の形設は、すべてのパッドに対して 形設しなくてもよい場合も考えられる。すなわち、コンデンサチップ16として は、多数の2端子コンデンサを集積・形成しておき、それらそれぞれの端子とし てパッドを用意しておく。このうち、半導体チップ13の電源端子、グラウンド 端子の配置に対応して、実際にコンデンサとして用いるもののみ突起電極17を 形設するものである。このようにすれば、コンデンサチップ16は、汎用品とし て供給・利用することができる。

[0043]

なお、当然ながら特定の半導体チップ13に合わせてパッドが用意された専用 のコンデンサチップ16を用いてもよい。また、コンデンサチップ16は、単一 の2端子コンデンサを形成したものでもよいが、この場合そのチップの大きさが、フリップチップ接続に適さないほどに小さくなり過ぎることもあり得る。このような場合は、上記で説明したように単一のコンデンサチップ16に複数の2端子コンデンサが集積されている形態が、取り扱いの面で有利である。

# [0044]

また、コンデンサチップ16の高さは、この実施形態では、半導体チップ13の高さより高いとしている。すなわち、このような条件の下では、半導体チップ13を先にフリップチップ実装し、後からコンデンサチップ16のフリップチップ実装を行なうと好都合である。これは、コンデンサチップ16のフリップチップボンディングツールとして半導体チップ13用のものを兼用でき、生産設備を廉価に済ませ得るからである。この場合、兼用しても、コンデンサチップ16をフリップチップ接続する場合に、フリップチップボンディングツールが半導体チップ13に干渉されることがない。

# [0045]

突起電極17が形設されたコンデンサチップ16は、配線基板11上のランド 12bに位置合わせの上、接合される。この接合は、半導体チップ13のフリッ プチップ接続と同様の方法で行なうことができる。

#### [0046]

次に、図5に示すように、接合部分を大気から遮断し保護するため、配線基板 11とコンデンサチップ16との間隙をアンダーフィル樹脂18により充填する 。間隙への充填には、液状のアンダーフィル樹脂18を用いて毛管現象を利用す ることができる。充填後、例えば加熱してアンダーフィル樹脂18を硬化させる

### [0047]

次に、図6に示すように、半導体チップ13およびコンデンサチップ16の保護のためこれらを覆うように樹脂モールド19を例えばトランスファーモールドで形成し、かつ配線基板11の裏面側に外部接続用の半田ボール20を取りつける。以上により、本実施形態の半導体装置を得ることができる。

# [0048]

このように、本実施形態の半導体装置では、コンデンサチップ16にはコンデンサが集積され、このコンデンサの両端それぞれは、外部接続用パッドに接続されている。半導体チップ13とコンデンサチップ16とは、半導体チップであることにおいて共通であり、それらに設けられるパッド(外部接続用パッド)の配置ピッチは、少なくとも同程度のオーダーに揃えることができる。よって、半導体チップ13の辺に対向する位置にコンデンサチップ16を近接して設けることができる。この結果、コンデンサチップ16に集積されたコンデンサが半導体チップ13の極めて近傍でバイパスコンデンサとして機能され得る。

# [0049]

以上より、旧来の表面実装型のコンデンサは必要なくなり、また端子当たりの電流を減らすのみの目的のため半導体チップ13に多数個の電源端子(パッド)、グラウンド端子(パッド)を設ける必要もない。よって弊害なく高周波用の半導体装置とすることができる。さらに、半導体チップ13が先にフリップチップ接続されるので、その接続後の状態を確認しやすいなどの効果があり、特に半導体チップ13が多端子で接続により困難性がある場合に向いている。

# [0050]

なお、上記の説明では、半導体チップ13下のアンダーフィル樹脂15の充填を、そのフリップチップ接続後にすぐに行なうようにしているが、コンデンサチップ16がフリップチップ接続されたあとにまとめてアンダーフィル樹脂15と同18の充填を行ない硬化させるようにしてもよい。または、半導体チップ13下のアンダーフィル樹脂15の充填のみそのフリップチップ接続後にすぐに行ない、コンデンサチップ16がフリップチップ接続されたあとにまとめてアンダーフィル樹脂15と同18の硬化を行なうようにしてもよい。これらの場合硬化時間の節約になる。

# [0051]

次に、本発明の別の実施形態について図7を参照して説明する。図7は、本発明の別の実施形態に係る半導体装置を説明する平面図である。

# [0052]

図7に示すように、この半導体装置は、配線基板31に配線パターン32が設

けられ、配線パターン32が、半導体チップ33のフリップチップ接続用のランド32aと、補助半導体チップ36のフリップチップ接続用のランド32bとを有する点について上記で述べた実施形態とほぼ同様である。また、配線パターン32が、この他に、配線基板31の貫通方向に電気的導通を行なう配線層間接続体(図示省略)にも接続されていることも同様である。

[0053]

この実施形態では、さらに、配線パターン32に、半導体チップ33の端子(パッド)への(からの)配線に素子を直列に挿入させるためのランド41a、41bが存在する。このため、補助半導体チップ36aはコンデンサの他に抵抗器を集積しており、補助半導体チップ36aが配線基板31にフリップチップ実装されることにより、この抵抗器がランド41aとランド41bとの間に接続される。このような抵抗器は、信号ラインに挿入されて信号を減衰させ反射を防止することができる。半導体チップ33が論理素子やメモリの場合には有用な構成である。

[0054]

このように、この実施形態では、補助半導体チップ36aに単にコンデンサを 集積するだけでなく、他の素子を集積して高機能化したものである。このような 高機能化は、半導体チップ33の種類に応じていろいろと考えられる。例えば、 半導体チップ33がA/D変換機やD/A変換器を含んでいるような場合には、 入出力される信号にはアナログ信号もあり得る。その場合には、例えばフィルタ などのアナログ信号処理に必要な素子を集積するようにしてもよい。

[0055]

次に、本発明のさらに別の実施形態について図8を参照して説明する。図8は、本発明のさらに別の実施形態に係る半導体装置を説明する平面図である。この 実施形態では、補助半導体チップにインダクタをも集積した場合を説明する。

[0056]

図8に示すように、この半導体装置は、配線基板31aに配線パターン32が 設けられ、配線パターン32が、半導体チップ33aのフリップチップ接続用の ランド32aと、補助半導体チップ36のフリップチップ接続用のランド32b とを有する点について上記各実施形態と同様である。また、配線パターン32が、この他に、配線基板31aの貫通方向に電気的導通を行なう配線層間接続体(図示省略)にも接続されていることも同様である。

# [0057]

この実施形態では、さらに、配線パターン32に、半導体チップ33aの端子 (パッド)への(からの)配線に受動素子 (インダクタ)を直列に挿入させるためのランド42、43、44が存在する。ランド42、44間にインダクタが接続され、ランド43、44間にもインダクタが接続されるように、補助半導体チップ36bにはコンデンサの他にインダクタが集積されている。補助半導体チップ36bが配線基板31aにフリップチップ実装されることによりこの接続状態となるが、ここで、インダクタ側のランド43と半導体チップ33a側のランド43aとの間のパターン配線が極めて短距離で済み(ランド42についても同)、回路動作上の特長を得ることができる。

# [0058]

これを、以下、図9を参照して説明する。図9は、半導体チップ33aと補助 半導体チップ36bとの接続関係を回路図として示した一例(図9(a)、お よびその一部を等価回路として示すもの(図9(b))である。図9(a)に示 すように、半導体チップ33aと補助半導体チップ36bとの接続によりVCO が構成される。

#### [0059]

回路としての接続を説明すると、半導体チップ33a内部は、ソース接地のNMOSトランジスタQ1、Q2が互いにフィードバック接続され、それらのドレイン側には、カソードコモン接続のダイオードD1、D2の両アノード側が接続されている。さらに、両ドレイン側は、半導体チップ33aから外部にも延長され、パターン配線により、補助半導体チップ36bに接続される。

#### [0060]

補助半導体チップ36b内部には、インダクタL1、L2が集積されており、 これらの各一端が上記両ドレイン側とそれぞれ接続される。インダクタL1、L 2の他端はコモンとされて補助半導体チップ36bの外部に延長され電流源(電 圧制御電流源)の一端に接続される。電流源の他端は電源電圧に接続され、かつ電流源は電圧Viにより制御される。なお、図9(a)内に示したP42、P43、P43a、P44は、それぞれ図8内の符号42、43、43a、44に対応する。

[0061]

以上のような接続のVCOでは、動作周波数が高くなるほどインダクタL1、 L2が理想的なインダクタクタンスとして機能することが求められる。これを図 9 (b) を用いて説明する。

[0062]

図9(b)は、図9(a)内に示すインダクタL2およびこれに接続されるパターン配線(P43側)を等価回路で示すものである(P44、P43、P43 aについては図9(a)と同じ。)。図9(b)に示すように、インダクタL2には、一般的に寄生素子として直列抵抗R0および並列容量C0が存在する。また、P43とP43aとの間のパターン配線には、一般的に直列のインダクタンスLp、直列抵抗Rp、および並列容量Cpが存在する。これらの寄生素子の影響は、高周波になるほどわずかな値でも問題となる。例えば、電磁的な結合や誘導が生じVCOの発振出力として位相変調ノイズが増大するからである。

[0063]

図10は、図9に示した構成のVCOの発振品質を測定した例を示す図である。図10において、符号58は、上記実施形態における発振波形のスペクトラム分析結果であり、中心周波数(5GHz)付近での位相変調ノイズレベルが相当に小さくなっている。これに対して、符号59は、インダクタL1、L2として従来の表面実装型インダクタを用いた場合の発振品質を測定した例であり、中心周波数付近での位相変調ノイズレベルが大きいことがわかる。これは、上記説明の寄生素子としての値が相当に大きく電磁的な結合や誘導が生じている結果と考えられる。

[0064]

以上より、本実施形態では、旧来の表面実装型のインダクタを用いることを排 し、代わりに補助半導体チップ36、36bを用いることにより弊害なく高周波 用として好適な半導体装置とすることができる。

[0065]

図11は、上記の各実施形態で述べたコンデンサチップ16、36、および補助半導体チップ36a、36bの断面構造例を拡大して模式的に示す図である。図11(a)はコンデンサの構造、図11(b)は抵抗器の構造、図11(c1)、図11(c2)は、インダクタの構造である。

[0066]

図11(a)に示すように、コンデンサは、半導体基板(例えばシリコン基板)101上に形成された絶縁層102上に存在する。絶縁層102上には、下部電極層103と上部電極層105とに挟まれた高誘電体層104のコンデンサ構造が形成される。下部電極層103は、高誘電体層104を貫通する導電体に接続され、この導電体は表面に存するパッドに電気的に導通する。上部電極層105も一部がパッドとして表面に現れる。これらのパッド以外の露出面は絶縁層106により覆われ保護されている。

[0067]

高誘電体層104には、例えばタンタルオキサイドを用いることができる。また、下電極層103および上部電極層105には例えばアルミニウムを、絶縁層102には、シリコンオキサイドをそれぞれ用いることができる。このような材料構成により、例えば1mm<sup>2</sup>当たり1μFの静電容量を得ることができる。この容量はバイパスコンデンサとして十分なものである。

[0068]

また、図11(b)に示すように、抵抗器も、半導体基板101上に形成された絶縁層102上に存在する。絶縁層102上には抵抗層205が形成され、抵抗層205の両端は、絶縁層204を貫通する導電体に接続され、この導電体は、表面に存する両端電極203(パッド)にそれぞれ導通する。このような抵抗器の構成は周知なものである。

[0069]

また、図11(c1)、(c2)に示すように、インダクタも半導体基板10 1上に形成された絶縁層102上に存在する。絶縁層102上には、渦巻き状の 導電体255が形成され、導電体255の両端は、絶縁層204を貫通する導電体に接続され、この導電体が表面に存する両端電極253 (パッド) にそれぞれ 導通する。

[0070]

なお、図11(a)、(b)、(c1)で、符号17はすでに述べた突起電極であり、補助半導体チップとして上記の各構造が形成され完成した後に、配線基板11、31、または31aへのフリップチップ接続の際にあらかじめパッド上に形設されるものである。その形設の方法についてはすでに述べた通りである。

[0071]

次に、本発明のさらに別の実施形態について図12を参照して説明する。図1 2は、本発明のさらに別の実施形態に係る半導体装置を説明する平面図である。

[0072]

図12に示すように、この半導体装置は、配線基板131に配線パターン132が設けられ、配線パターン132が、半導体チップ133のフリップチップ接続用のランド132aと、コンデンサチップ136のフリップチップ接続用のランド132bとを有する点について上記各実施形態とほぼ同様である。また、配線パターン132が、この他に、配線基板31の貫通方向に電気的導通を行なう配線層間接続体(図示省略)にも接続されていることも同様である。

[0073]

この実施形態は、さらに、半導体チップ133の端子(パッド)の形成パターンがグリッド状のなっている場合に対応するものである。このため、配線基板131上の配線パターン132は、半導体チップ133上の端子(パッド)の形成パターンに対応して設けられている。端子(パッド)がグリッド状に形成された半導体チップ133では、パッドの配置効率を向上し半導体チップとして小面積化し得る。なお、グリッドのピッチは、例えば100μmないし150μmである。

[0074]

このような場合でも、配線基板 1 3 1 への半導体チップ 1 3 3 のフリップチップ接続は、すでに説明した方法と同様に行なうことができる。そして、グリッド

を構成する端子(パッド)のうち最外周のものの一部を電源端子、グラウンド端子とすることで、図示するように半導体チップ133の辺に対向する位置にコンデンサチップ136を設け、コンデンサチップ136に集積されたコンデンサを半導体チップ133の極めて近傍でバイパスコンデンサとして機能させ得る。グリッドを構成する端子(パッド)のうち最外周でないものが電源端子やグラウンド端子である場合でも、配線パターン132を回り込ませるため多少パターンが長くなるがなお良好なバイパスコンデンサとなり得る。

# [0075]

同様に、補助半導体チップ136は、コンデンサ、抵抗器、インダクタなどのうちから選択された1種または2種以上の受動素子を集積するものとして、高周波用として好適な半導体装置とすることができる。

# [0076]

次に、本発明のさらに別の実施形態について図13ないし図17を参照して説明する。図13ないし図17は、本発明のさらに別の実施形態に係る半導体装置を製造するプロセスを示す図である。各(a)は平面図、各(b)および図17は正面図である。これらの図において同一相当の部位には同一番号を付してあり、またすでに説明した部位と同一相当のものにも同一番号を付してある。以下、重複を避けて説明する。

#### [0077]

この実施形態は、半導体チップとコンデンサチップとのフリップチップ接続手順を反対にしたものであり、コンデンサチップが先に配線基板に接続される。まず、図13に示すように、半導体チップが実装されるべき位置の各辺に対向してコンデンサチップ16aをフリップチップ実装する。コンデンサチップ16aのフリップチップ実装のため、コンデンサチップ16a上の端子(パッド)には金の突起電極17があらかじめ形設されている。

### [0078]

次に、図14に示すように、接合部分を大気から遮断し保護するため、配線基板11とコンデンサチップ16aとの間隙をアンダーフィル樹脂18により充填する。間隙への充填には、液状のアンダーフィル樹脂18を用いて毛管現象を利

用することができる。充填後、例えば加熱してアンダーフィル樹脂18を硬化させる。

# [0079]

なお、ここで、図14に示された形態は、半導体パッケージ用部材として用いることができるものである。すなわち、実装(搭載)されるべき半導体チップの 品種を交換可能であり、半導体チップの電源端子とグラウンド端子だけその位置 を決めておけば、それらの半導体チップに対応して汎用的に使えるからである。

# [0080]

コンデンサチップ16aが配線基板11上にフリップチップ接続されたら、次に、図15に示すように、半導体チップ13aを配線基板11にフリップチップ 実装する。半導体チップ13aのフリップチップ実装のため、半導体チップ13 a上の端子(パッド)には金の突起電極があらかじめ形設されている。突起電極が形設された半導体チップ13aは、配線基板11上のランドに位置合わせの上、接合される。

# [0081]

次に、図16に示すように、接合部分を大気から遮断し保護するため、配線基板11と半導体チップ13aとの間隙をアンダーフィル樹脂15により充填する。間隙への充填には、液状のアンダーフィル樹脂15を用いて毛管現象を利用することができる。充填後、例えば加熱してアンダーフィル樹脂15を硬化させる

#### [0082]

この実施形態では、半導体チップ13aの高さは、コンデンサチップ16aの高さより高いとしている。すなわち、このような条件の下では、コンデンサチップ16aを先にフリップチップ実装し、後から半導体チップ13aのフリップチップ実装を行なうと好都合である。これは、コンデンサチップ16aのフリップチップボンディングツールとして半導体チップ13a用のものを兼用でき、生産設備を廉価に済ませ得るからである。この場合、兼用しても、半導体チップ13aをフリップチップ接続する場合に、フリップチップボンディングツールがコンデンサチップ16aに干渉されることがない。

# [0083]

なお、半導体チップ13aの高さとコンデンサチップ16aの高さがほとんど 同じ場合には、それぞれ専用のフリップチップボンディングツールを用いれば、 いずれを先にフリップチップ接続しても、一方のチップが他方のチップのフリッ プチップ接続時に干渉しないことは言うまでもない。また専用であればこれらの チップの高さ関係によらず、フリップチップ接続する順序を決めることができる

## [0084]

アンダーフィル樹脂 15 が硬化されたら、次に、図17に示すように、半導体チップ 13 a およびコンデンサチップ 16 a の保護のためこれらを覆うように樹脂モールド 19を例えばトランスファーモールドで形成し、かつ配線基板 11の裏面側に外部接続用の半田ボール 20を取りつける。以上により、本実施形態の半導体装置を得ることができる。

# [0085]

この実施形態においても、旧来の表面実装型のコンデンサは必要なくなり、また端子当たりの電流を減らすのみの目的のため半導体チップ13aに多数個の電源端子(パッド)、グラウンド端子(パッド)を設ける必要もないので、半導体装置として小型化することが可能になる。また、コンデンサチップ16aは、コンデンサのみの集積ではなく、抵抗器やインダクタ(のみ)を集積することもでき、それらの場合にはすでに述べた実施形態と同様にそれぞれ高周波用の半導体装置として好適なものになる。

## [0086]

次に、本発明のさらに別の実施形態について図18、図19を参照して説明する。図18、図19は、本発明のさらに別の実施形態に係る半導体装置を製造するプロセスを示す図である。図18(a)は平面図、同(b)は正面図、図19は、図18の続図であって、正面図である。これらの図において同一相当の部位には同一番号を付してあり、またすでに説明した部位と同一相当のものにも同一番号を付してある。以下、重複を避けて説明する。

## [0087]

この実施形態では、半導体チップ13bおよびコンデンサチップ16bとをそれぞれ、フリップチップ接続ではなくボンディングワイヤにより配線基板51に電気的に接続する。

[0088]

すなわち、まず、図18に示すように、配線基板51上の所定の位置に半導体 チップ13bとコンデンサチップ16bとを機能面を上にして配置・固定する。 固定するには、例えば周知の接着樹脂を接着層として用いることができる。

[0089]

配線基板51上には、配線パターン52が形成されており、配線パターン52は、半導体チップ13bとボンディングワイヤ接続するためのランド52aと、補助半導体チップ(コンデンサチップ)16bとボンディングワイヤ接続するためのランド52bとを含む。なお、配線パターン52は、この他に、配線基板51の貫通方向に電気的導通を行なう配線層間接続体(図示省略)にも接続されている。

[0090]

半導体チップ13b上には、端子(パッド)130がその周縁に沿って形成されている。また、コンデンサチップ16b上には、端子(パッド)160が複数形成されている。

[0091]

次に、図19(a)に示すように、半導体チップ13b上のパッド130と配線基板51上のランド52aとをボンディングワイヤ63で接続する。また、同様にコンデンサチップ16b上のパッド160と配線基板上のランド52bとをボンディングワイヤ63で接続する。このようなボンディング接続は、ボンディングツールを用いて周知の方法により行なうことができる。

[0092]

次に、図19(b)に示すように、半導体チップ13bおよびコンデンサチップ16bの保護のためこれらを覆うように樹脂モールド59を例えばトランスファーモールドで形成し、かつ配線基板51の裏面側に外部接続用の半田ボール20を取りつける。以上により、本実施形態の半導体装置を得ることができる。

## [0093]

この実施形態の半導体装置でも、コンデンサチップ16bにはコンデンサが集積され、このコンデンサの両端それぞれは、外部接続用パッドに接続されている。半導体チップ13bとコンデンサチップ16bとは、半導体チップであることにおいて共通であり、それらに設けられるパッド(外部接続用パッド)の配置ピッチは、少なくとも同程度のオーダーに揃えることができる。よって、半導体チップ13bの辺に対向する位置にコンデンサチップ16bを近接して設けることができる。この結果、コンデンサチップ16bに集積されたコンデンサが半導体チップ13bの極めて近傍でバイパスコンデンサとして機能され得ることには変わりがない。

# [0094]

したがって、旧来の表面実装型のコンデンサは必要なくなり、また端子当たりの電流を減らすのみの目的のため半導体チップ13bに多数個の電源端子(パッド)、グラウンド端子(パッド)を設ける必要もないので、半導体装置として小型化することが可能になる。また、フリップチップ接続より簡単なワイヤボンディング技術に基づいておりコスト低減が見込める。また、コンデンサチップ16bは、コンデンサのみの集積ではなく、抵抗器やインダクタ(のみ)を集積することもでき、それらの場合にはすでに述べた実施形態と同様にそれぞれ高周波用の半導体装置として好適なものになる。

#### [0095]

次に、本発明のさらに別の実施形態について図20を参照して説明する。図20は、本発明のさらに別の実施形態に係る半導体装置の構造を示す図であり、図20(a)は分解図、図20(b)は完成図である。この実施形態では、先に述べた実施形態に係る半導体装置を基礎として3次元に組立て、より高機能・高集積な半導体装置を得るものである。

#### [0096]

図20(a)において、符号71、71 aの部品は、経た製造工程として図5または図16に示したものとほぼ同様である。ここでは、3次元に組立てるのに空間利用効率がよいように、半導体チップ13(13a)とコンデンサチップ1

6 (16a) の高さをほぼ同じにしている。また、半導体チップ13 (13a) とコンデンサチップ16 (16a) の高さ自体もできるだけ低くするようにしている。

# [0097]

一般には半導体チップの厚さ(高さ)は数百μm程度であるが、機械的強度を保ってできるだけ薄くすると、60μm以下(例えば50μm)程度にすることができる。このような薄化は、半導体製造プロセスを終えた半導体ウエハにおいて例えばその裏面を研削することにより行なうことができる。この研削に先立ち機能面のダイシング線に沿って溝を掘っておくと、上記研削によりダイシングも同時に行なえる。

# [0098]

符号72、72aの部品は、スペーサとして機能する基板であり、形状として 枠状である。符号73の部品は、組立てられた半導体基板を別の基板に実装する ときにこれに直接対向する基板である。符号74は、基板72、72a、73、 および部品71aを貫通して設けられた配線層間接続体である。これらの配線層 間接続体は、図示するように、それら両面の配線層に電気的に導通されている。

# [0099]

図20(a)に示すように配置された各部品は、図20(b)に示すように組立てられる。ここで、上記配線層間接続体は、配線層同士の接続により互いに導通を確立する(全体として縦方向配線部となる。)。このような配線層同士の接続は、例えばクリーム半田をあらかじめ配線層の必要な部位に塗布しておきこれをリフローさせることにより行なうことができる。

#### [0100]

そして、半田ボール20を基板73に取り付け、基板72、72aにより確保された間隙を充填樹脂75で充填する。これにより、本実施形態に係る半導体装置を得ることができる。ここで、部品71、71aに用いられている配線基板の厚さは例えば50μm程度にすることができる。よって、3次元に組立てられているが全体として極めて薄い半導体装置が得られる。

## [0101]

なお、ここでは、用いる半導体チップが2層のものを例に挙げて説明したが、数チップ(例えば4層、5層)の積層・組立てが可能である。例えば5層であっても全体で2mm以下(半田ボール20を含まず)に組立て得る。この実施形態では、このように3次元の構造を持つ半導体チップにおいて小型化(薄型化)を実現できる。

[0102]

# 【発明の効果】

以上詳述したように、本発明によれば、第2の半導体チップには受動素子が集積され、この受動素子の両端それぞれは、外部接続用パッドに接続されている。 半導体チップと第2の半導体チップとは、半導体チップであることにおいて共通であり、それらに設けられるパッド(外部接続用パッド)の配置ピッチは、少なくとも同程度のオーダーに揃えることができる。よって、半導体チップの辺に対向する位置に第2の半導体チップを近接して設けることができ、この結果、第2の半導体チップに集積された受動素子が半導体チップの極めて近傍に位置するので、高周波化に対する阻害要因を除去することが可能である。

# 【図面の簡単な説明】

#### 【図1】

本発明の一実施形態に係る半導体装置を製造するプロセスを示す図。

## 【図2】

図1の続図であって、本発明の一実施形態に係る半導体装置を製造するプロセスを示す図。

#### 【図3】

図2の続図であって、本発明の一実施形態に係る半導体装置を製造するプロセスを示す図。

## 【図4】

図3の続図であって、本発明の一実施形態に係る半導体装置を製造するプロセスを示す図。

## 【図5】

図4の続図であって、本発明の一実施形態に係る半導体装置を製造するプロセ

スを示す図。

【図6】

図5の続図であって、本発明の一実施形態に係る半導体装置を製造するプロセスを示す図。

【図7】

本発明の別の実施形態に係る半導体装置を説明する平面図。

【図8】

本発明のさらに別の実施形態に係る半導体装置を説明する平面図。

【図9】

図8内に示した半導体チップ33aと補助半導体チップ36bとの接続関係を 回路図として示した一例(a)、およびその一部を等価回路として示す回路図( b)。

【図10】

図9に示した構成のVCOの発振品質を測定した例を示す図。

【図11】

上記の各実施形態で述べたコンデンサチップ16、36、および補助半導体チップ36a、36bの断面構造を拡大して模式的に示す図。

【図12】

本発明のさらに別の実施形態に係る半導体装置を説明する平面図。

【図13】

本発明のさらに別の実施形態に係る半導体装置を製造するプロセスを示す図。

【図14】

図10の続図であって、本発明のさらに別の実施形態に係る半導体装置を製造するプロセスを示す図。

【図15】

図11の続図であって、本発明のさらに別の実施形態に係る半導体装置を製造するプロセスを示す図。

【図16】

図15の続図であって、本発明のさらに別の実施形態に係る半導体装置を製造

するプロセスを示す図。

【図17】

図16の続図であって、本発明のさらに別の実施形態に係る半導体装置を製造するプロセスを示す図。

【図18】

本発明のさらに別の実施形態に係る半導体装置を製造するプロセスを示す図。

【図19】

図18の続図であって、本発明のさらに別の実施形態に係る半導体装置を製造するプロセスを示す図。

【図20】

本発明のさらに別の実施形態に係る半導体装置の構造を示す図。

【図21】

従来の半導体装置の構成例を示す図。

【図22】


従来の別の半導体装置の構成例を示す図。


【符号の説明】

11、31、31 a、131、51…配線基板 12、32、132、52…配線パターン 12a、12b、32a、32b、41a、41b、42、43、43a、44、52a、52b、132a、132b…ランド 13、13a、13b、33、33a、133…半導体チップ 14…突起電極 15…アンダーフィル樹脂 16、16a、16b、36、36a、36b、136…補助半導体チップ (コンデンサチップ) 17…突起電極 18…アンダーフィル樹脂 19、59…モールド樹脂 20…半田ボール 36a…補助半導体チップ 63…ボンディングワイヤ 71、71a…半導体装置部品 72、72a…スペーサ基板 73…基板 74…配線層間接続体 75…充填樹脂 101…半導体基板 102…絶縁層 103…下部電極層 104…高誘電体層 105…上部電極層 106…絶縁層 130…端子(パッド) 160…端子(パッド) 203、253…両端電極 204…絶縁層 205…抵抗層 255…導電体


# 【書類名】 図面


# 【図1】







# 【図2】







【図3】







【図4】






# 【図5】







【図6】




【図7】




【図8】




【図9】





【図10】




## 【図11】












【図12】





【図13】







【図14】







## 【図15】






【図16】







【図17】




【図18】


7







# 【図19】






### 【図20】







1 6

【図21】





【図22】



【書類名】 要約書

【要約】

【課題】 半導体チップとこの半導体チップから電気的導線を引出すための部材とを有する半導体装置、このような半導体装置に用いられる半導体パッケージ用部材、およびこのような半導体装置の製造方法において、一層の高周波・高速用化を図ること。

【解決手段】 配線基板と、配線基板上に設けられ、配線基板上の配線と電気的に導通するパッドを有する半導体チップと、配線基板上であって半導体チップの辺に対向する位置に設けられ、受動素子を集積し、かつ受動素子の両端それぞれが外部接続用パッドに接続する構造を有し、かつ外部接続用パッドの少なくとも一方は半導体チップの前記パッドに電気的に導通する配線基板上の配線に電気的に導通している第2の半導体チップとを具備する。

【選択図】 図6

#### 出願人履歴情報

識別番号

[000003078]

1. 変更年月日 2001年 7月 2日

[変更理由] 住所変更

住 所 東京都港区芝浦一丁目1番1号

氏 名 株式会社東芝